本文主要记录一些协议学习中一些自己的理解： lpddr5支持BG模式 BG的优势在于： Bank Group 层面的并行操作优势： 在不分 Bank Group 的情况下，虽然多个 Bank 可以同时操作，但它们在整体调度和资源分配上相对复杂。而…

名字解释 CS： Chip Select: CS is part of the command code and is sampled on the rising (falling) edge of CK t(CK c) unless the device is in power-down or Deep Sleep mode where it becomes an asynchronous signal. 芯片选择：CS是命令代码的…

LPDDR5 协议资源文件介绍 【下载地址】LPDDR5协议资源文件介绍 LPDDR5 协议资源文件介绍本仓库提供了一个关于LPDDR5协议的资源文件下载 项目地址: https://gitcode.com/Open-source-documentation-tutorial/fb5dc 本仓库提供了一个关于LPDDR5协议的资源文件下载。LPDDR…

LPDDR5信号完整性研究 【下载地址】LPDDR5信号完整性研究 LPDDR5信号完整性研究本文介绍了使用1抽头DFE（判决反馈均衡）的LPDDR5 SoC DRAM PoP（封装在封装上）系统的SI（信号完整性）分析 项目地址: https://…

JEDEC LPDDR5 标准文档下载 【下载地址】JEDECLPDDR5标准文档下载 JEDEC LPDDR5 标准文档下载 项目地址: https://gitcode.com/Open-source-documentation-tutorial/1a9f2 资源文件介绍 本仓库提供了一份重要的技术标准文档下载，文件名为 JEDEC JESD209-5C&…

LPDDR5X 规范文档下载 【下载地址】LPDDR5X规范文档下载 本仓库提供了一份关于LPDDR5X（Low Power Double Data Rate 5X）内存技术的规范文档。LPDDR5X是一种先进的低功耗内存标准，广泛应用于移动设备、嵌入式系统和消费电子产品中，…

LPDDR5中为SOC端的PHY能够在Read场景下准确捕捉到来自DRAM端的RDQS和DQ信号，提供了一个Read Gate的Training。 也就是一个Read命令从SOC发出后，一直到PHY开始采集信号的等待时间窗口的时长训练。一般在Read/Write Training之前完成。 JEDEC209-5B中的RDQ…

LPDDR5 技术资料下载 【下载地址】LPDDR5技术资料下载 LPDDR5 技术资料下载本仓库提供最新公布的LPDDR5技术资料，文件名为“LPDDR5-SPEC-JESD209-5B-622页全” 项目地址: https://gitcode.com/Open-source-documentation-tutorial/04c37 本仓库提供最新公布的…

LPDDR5-JEDEC标准 【下载地址】LPDDR5-JEDEC标准 本仓库提供了LPDDR5的JEDEC（固态技术协会）官方标准文档，以及附加的一些个人整理笔记。LPDDR5作为最新的低功耗双倍数据速率内存标准，对于移动设备、嵌入式系统以及其它追求高性能低…

发布时间 LPDDR5和LPDDR5X的发布时间如下： LPDDR5的具体发布时间没有直接提及，但它在市场上的应用早于LPDDR5X。LPDDR5作为LPDDR4(X)的继任者，其规范发布和商用化大致发生在2019年至2020年间，具体技术细节和产品商用则依据各制造…

参考来源：JESD209-5B 在之前的文章中介绍了LPDDR4的相关内容。从这篇文章开始，会对LPDDR5相关内容进行概要分享： LPDDR5 Initial → LPDDR5 Command Bus and WCK2CK Training →LPDDR5 Read and Training →LPDDR5 Write and Training → LPD…

参考来源：JESD209-5B 在之前的文章中介绍了LPDDR4的相关内容。从这篇文章开始，会对LPDDR5相关内容进行概要分享： LPDDR5 Initial → LPDDR5 Command Bus and WCK2CK Training → LPDDR5 Read and Training →LPDDR5 Write and Training → LP…

参考来源：JESD209-5B 在之前的文章中介绍了LPDDR4的相关内容。从这篇文章开始，会对LPDDR5相关内容进行概要分享： LPDDR5 Initial → LPDDR5 Command Bus and WCK2CK Training → LPDDR5 Read and Training →LPDDR5 Write and Training → LP…

参考来源：JESD209-5B 概念 基本概念部分 DVFSC：Dynamic Voltage and Frequency Scaling，LPDDR5针对低功耗场景提出的新功能，分为DVFSC - DVFS Core, Enhanced DVFSC 和 DVFSQ - DVFS VDDQ三种模式。三个模式都是为了能够在不同频…

参考来源：参考来源：JESD209-5B，JESD209-4B 基于LPDDR4的内容基本已经介绍完毕，下面基于LPDDR5的更新会做几篇文章来分享。 Power Supply 在JEDEC官方发布的LPDDR5 Overview中提到了历代LPDDR的Power变化趋势，具体信息…

最近因为需要使用到LPDDR5，快速地浏览了JEDEC标准文档，发现与前几代相比出现了一些新的电路设计功能，总结为如下三点： 1. CK/WCK/RDQS时钟方案； 2. 电源的PDN设计目标； 3. DQ, DMI和RDQS的Rx端DFE均衡技术。…

今天终于把DDR5的流程和参数弄清楚了，虽然我写的文章看起来有点冗余，不过可以一步一步弄明白的，也没太多好看的图片，希望你能喜欢，大家一起进步。 LPDDR5 DRAM工作流程详解 1 1. 发送地址和命令 CPU发送地址和命令&…

Windows下使用AirsimQGC进行PX4硬件在环HITL This tutorial will guide you through the installation of Airsim and QGC on Windows, so that the hardware-in-the-loop experiment can be conducted. Hardware-in-the-Loop (HITL or HIL) is a simulation mode in which nor…

使用鼠标和键盘控制无人机的代码如下 import pygame import sys import airsim import time #pygame的设置 pygame.init() screen pygame.display.set_mode((640, 480)) pygame.display.set_caption(Drone) screen.fill((0, 0, 0))#airsim的设置 vehicle_name Drone AirSim_…

Windows下使用AirsimQGC进行PX4硬件在环HITL This tutorial will guide you through the installation of Airsim and QGC on Windows, so that the hardware-in-the-loop experiment can be conducted. Hardware-in-the-Loop (HITL or HIL) is a simulation mode in which nor…