UE在解出PDCCH后，可以拿到对应PDSCH的 DCI信息。该DCI除了包含所对应PDSCH的位置、MCS信息之外，还指明了数据是否是重传数据以及传输使用的层、预编码等相关信息。与其他物理信道基于PRB不同，PDSCH基于VRB传输。 根据VRB映射PRB的方式不同&a…

以下属于个人总结* 1. PRACH 频域上占用6个连续的RB 61272个子载波（RE），1.08MHZ带宽7215KHZ PRACH的子载波为1.25KHZ，PRACH子载波个数7215KHZ/1.25KHZ864个子载波 上下12-13个子载波（25个），剩…

1. 如何确定PDSCH调制阶数、目标码率、冗余版本、传输块大小 UE如何根据接收到的DCI format来确定对应的PDSCH传输使用调制阶数、目标码率以及TB size? 首先，UE会读取以下字段： 1) 读取DCI中5bits的“Modulation and coding scheme”字段，得到，根据第2节(38.214的5.1.3.…

谈TB size前，首先了解下PDSCH resource mapping，基站会通过RRC层配置的参数告知UE有一些时频资源（RB级/RE级）不能作为UE的PDSCH 资源使用，网络侧会对这些资源可能有特定用途，例如DSS场景中LTE作为NR 的inband部署时。用于发送RAR/OSI/Paging/MSG4/MSGB/SIB1 的PDSCH资源如…

确定TBS(Transport block size) ，是NR-PDSCH在解码的一个重要过程，本文将尝试用较为通俗的语言去解释这个过程。 1.计算时隙（slot）中的PDSCH RE数量 N R E ′ N S C R B ∗ N s y m b S H − N D M R S P R B − N O H P R B N^…

前言 NR PDSCH的资源分配支持type0和type1模式。Type0 模式为非连续的RB分配，Type1为连续的RB资源分配。除此之外，PDSCH与PUSCH相比，支持VRB到PRB的映射。在PUSCH中可以理解为VRB到PRB一一映射的方式。但是在PDSCH中，VRB到PRB的映…

PDSCH 处理流程： 一、传输块CRC附加 （一） 步骤 通过循环冗余校验(CRC)在每个传输块上提供错误检测。 整个传输块用于计算CRC奇偶校验比特。传送到层1的传输块比特记为a0,a1,a2,a3,…,aA−1，奇偶校验比特记为p0,p1,p2,p3,…,pL−…

文章目录 PDSCH（物理下行共享信道）简介1. Transport block CRC attachment2. LDPC base graph selection3. Code block segmentation And Code Block CRC Attachment4. Channel Coding5. Rate Matching6. Code Block Concatenation7. Scrambling8. Modul…

1 PDSCH信道处理过程 见PDSCH 处理流程整理https://blog.csdn.net/fanzy_edu/article/details/122469006 在5GNR中，MAC层最多向物理层传输2个TB传输块，且2个TB块只适用于空分复用超过4层的情况。若当前空分复用不超过4层（含4层）&…

第1章 物理下行共享信道PDSCH概述 1.1 PDSCH概述 PDSCH: physical Downink Shared Channel, 物理下行共享信道。 PDSCH是LTE物理下行信道中的一种，是LTE承载主要用户数据的下行链路通道，所有的用户数据都可以使用，还包括没有在PBCH中传输的…

加扰 每一个码字对应的原始数据是 b ( q ) ( 0 ) , . . . , b ( q ) ( M b i t ( q ) − 1 ) b^{(q)}(0),...,b^{(q)}(M_{bit}^{(q)}-1) b(q)(0),...,b(q)(Mbit(q)​−1)，经过加扰处理生成加扰后的数据为 b ~ ( q ) ( 0 ) , . . . , b ~ ( q ) ( M b i t ( q ) − …

目录 1、PDSCH概述 2、UE接收PDSCH的过程 2.1、传输方案 2.2、时域资源 2.2.1、时域资源概述 2.2.2、资源分配表及其应用方式 2.3、频域资源 2.3.1、type0 2.3.2、type1 2.4、天线端口准共址 3GPP TS 38.214 Chapter 5 1、PDSCH概述 PDSCH本质上是空口满足OFDM调制方…

8086 CPU内部寄存器 1.数据寄存器 数据寄存器用来暂时存放计算过程中所用到的操作数、结果或其他信息，包括累加器AX、基址寄存器BX、计数寄存器CX和数据寄存器DX。16位数据寄存器，它们又可分为8个8位寄存器，即： AX→AH&#xff0…

一、基本知识： 对于一个汇编程序员来说，CPU中的主要部件是寄存器。寄存器是CPU中程序员可以用指令读写的部件；程序员通过改变各种寄存器中的内容来实现对于CPU的控制。对于不同的CPU，寄存器个数、结构是不相同的。 8086CPU中有14个寄存器，每个寄存器都有一个对应的名称：…

目录 概述 通用寄存器： 控制寄存器： 段寄存器： 通用寄存器 数据寄存器（AX，BX，CX，DX）： 其他寄存器（CS，IP，SS，SP&…

引脚图 8086 CPU 有40个引脚，其功能如下： ALE（Address Latch Enable）：地址锁存使能信号，用于将地址数据锁存到外部设备中。 AD0-AD15（Address/Data Bus）：地址/数据总线&…

CPU中的寄存器 在执行单元EU和总线接口单元BIU中一共有14个寄存器，其中通用寄存器8个、标志寄存器FLAGS一个、控制寄存器5个，其中指令队列虽然不是寄存器但也需要重点说明一下： 1. 指令队列的工作原理： 指令队列的存储空间为6by…

文章目录 一、8086CPU的内部结构1.内部结构1-1-1总线接口单元1-1-2指令执行单元 2.工作总流程3.8086CPU内部寄存器1-3-1 数据寄存器1-3-2地址指针和变址寄存器1-3-3段寄存器1-3-4指令指针IP1-3-5标志寄存器FLAGS 二、8086/8088CPU的引脚功能三、8086的存储器组织3-1段地址和偏移…

本篇文章转载自 https://www.cnblogs.com/BoyXiao/archive/2010/11/20/1882716.html 结合文章做了一些小修改，使文章更完整。 1 总线 只是想了解寄存器知识的话，只要看这一段就好：CPU与内存之间的通信采用总线的方式，其中总线又…

一. 8086CPU工作原理示意图及说明： CPU 可以粗略地分成两个部分—— 执行单元 EU 和总线接口单元 BIU。 执行单元 EU：核心就是 ALU（算数逻辑运算单元），是执行计算的。通用寄存器用于保存中间计算结果。FLAGS&#xff…